AMBA – 3 AXI overview
AXI(Advanced eXtensible Interface)는 high performance, high frequency system에서 사용하는 bus로,…
-
-
[System Verilog] Overview – 1 introduction, data type
시스템 베릴로그(System Verilog)는 기존에 하드웨어의 동작을 기술함으로써 반도체 설계에 사용되는…
-
[Verilog] UART RTL design 3
이 글로 UART RTL design을 마무리하겠습니다. 관련 글 ✅[Verilog] Simulation…
-
[Verilog] UART RTL design 2
이전 글에 이어서 UART RTL design을 계속해 보겠습니다. 관련 글…
-
[Verilog] UART RTL design 1
이번에는 간단한 통신 IP인 UART(Universal Asynchronous Receiver/Transmitter)를 설계해보겠습니다. 관련 글…
-
[Verilog] Timer RTL design
이번에는 APB interface와 counter를 이용해서 간단한 Timer를 설계해 보겠습니다. 이전…
![[Verilog] UART RTL design 2](data:image/svg+xml;base64,PHN2ZyB4bWxucz0iaHR0cDovL3d3dy53My5vcmcvMjAwMC9zdmciIHZpZXdCb3g9IjAgMCA3NjggMTI4OSIgd2lkdGg9Ijc2OCIgaGVpZ2h0PSIxMjg5IiBidi1pbWctdXJsPSJodHRwczovL3J0bGVhcm5lci5jb20vd3AtY29udGVudC91cGxvYWRzL2FsX29wdF9jb250ZW50L0lNQUdFL3J0bGVhcm5lci5jb20vd3AtY29udGVudC91cGxvYWRzLzIwMjQvMDgv6re466a8MS05LTc2OHgxMjg5LmpwZy5idi53ZWJwIiBidi1yZXNpemVkLWluZm9zPSJZblpmY21WemFYcGxaRjl0YjJKcGJHVXVhbkJuT2pRNE1DbzRNRFk3WW5aZmNtVnphWHBsWkY5cGNHRmtMbXB3WnpvM01ETXFNVEU0TUR0aWRsOXlaWE5wZW1Wa1gyUmxjMnQwYjNBdWFuQm5PamMyT0NveE1qZzUiPjwvc3ZnPg==)
