![[Verilog] UART RTL design 2](data:image/svg+xml;base64,PHN2ZyB4bWxucz0iaHR0cDovL3d3dy53My5vcmcvMjAwMC9zdmciIHZpZXdCb3g9IjAgMCA3NjggMTI4OSIgd2lkdGg9Ijc2OCIgaGVpZ2h0PSIxMjg5IiBidi1pbWctdXJsPSJodHRwczovL3J0bGVhcm5lci5jb20vd3AtY29udGVudC91cGxvYWRzL2FsX29wdF9jb250ZW50L0lNQUdFL3J0bGVhcm5lci5jb20vd3AtY29udGVudC91cGxvYWRzLzIwMjQvMDgv6re466a8MS05LTc2OHgxMjg5LmpwZy5idi53ZWJwIiBidi1yZXNpemVkLWluZm9zPSJZblpmY21WemFYcGxaRjl0YjJKcGJHVXVhbkJuT2pRNE1DbzRNRFk3WW5aZmNtVnphWHBsWkY5cGNHRmtMbXB3WnpvM01ETXFNVEU0TUR0aWRsOXlaWE5wZW1Wa1gyUmxjMnQwYjNBdWFuQm5PamMyT0NveE1qZzUiPjwvc3ZnPg==)
[Verilog] UART RTL design 2
이전 글에 이어서 UART RTL design을 계속해 보겠습니다. 관련 글…
-
-
[Verilog] UART RTL design 1
이번에는 간단한 통신 IP인 UART(Universal Asynchronous Receiver/Transmitter)를 설계해보겠습니다. 관련 글…
-
[Verilog] Timer RTL design
이번에는 APB interface와 counter를 이용해서 간단한 Timer를 설계해 보겠습니다. 이전…
-
[반도체 공정] 세정 공정 (Cleaning)
원래는 증착(Deposition)에 대해 쓰려고 했는데 세정공정에 대한 글을 먼저 쓰기로…
-
[반도체 공정] 도핑 공정 (Doping)
반도체인 Si는 부도체에 가까운 특성을 가집니다. 그래서 전기적 특성을 가지게…
-
[Verilog] 실전 2 – APB interface design
그럼, 이제 본격적으로 APB interface를 설계해 봅시다. Interface의 개요와 검증을…
