콘텐츠로 건너뛰기
rtlearner 로고 파일

RTLearner

비전공자의 RTL 엔지니어 성장기

  • Home
  • Blog
  • About
rtlearner 로고 파일
RTLearner
비전공자의 RTL 엔지니어 성장기
  • 글 설명 이미지, Lift off 과정
    반도체 공정

    [Photolithography] 포토 공정 이슈 – PEB(Post-expose baking), Lift-off

    이번 글에서는 제가 석사 과정 중에 포토 공정을 하면서 있었던…

  • 글 설명 이미지, Aligner 구조
    반도체 공정

    Aligner 이해 – 구조와 작동 방식, 이슈

    제가 석사 과정 동안 노광장비인 Aligner 담당자를 맡으면서 이 장비에…

  • 글 설명 이미지, 인스턴스화
    Verilog

    [Verilog] 문법 2 – 인스턴스(Instantiation), 플립플롭(Flip-Flop)과 래치(Latch)

    지난 글에 이어, verilog 문법에 대해 설명하도록 하겠습니다. 관련 글…

  • 글 설명 이미지
    Verilog

    [Verilog] 문법 1 – 기본 구성, 절차 할당과 연속 할당

    이 글에서는 verilog(베릴로그) 기본 문법을 살펴보겠습니다. 먼저 알아야 할 것은…

  • 글 설명 이미지, 포토 공정 순서
    반도체 공정

    [반도체 공정] 포토 공정 (Photolithography)

    이번에는 Photolithography(포토 공정)에 대해 자세히 알아보겠습니다. 먼저 공정의 전체적인 순서를…

  • 글 설명 이미지, 산화 공정
    반도체 공정

    [반도체 공정] 산화 공정 (Oxidation)

    산화 공정(oxidation)은 웨이퍼(wafer) 위에 산화막(oxide)을 생성하기 위해 진행하는 공정입니다. 관련…

페이지 탐색

이전 페이지이전 게시물 1 ... 9 10 11 12 13 14 다음 페이지다음

Search

Category

  • RTL engineer
    • FPGA
    • Verilog
  • Semiconductor process
  • RRAM Research
  • AI Architecture
    • AI & HW Fundamentals

사이트 메뉴

  • Home
  • Blog
  • About

카테고리

  • RTL engineer
  • Semiconductor process

사이트 정보

  • 개인정보처리방침
  • 이용약관

Copyright © 2026 RTLearner.

맨 위로 스크롤
  • Home
  • Blog
  • About
Korean
English