[RTL] RTL Valid-Ready Handshake와 Skid Buffer
RTL 설계를 하다 보면 필연적으로 ‘딜레마’에 빠지는 순간이 옵니다. “타이밍(Timing)을…
-
-
[SRAM 3편] ASIC 설계자의 SRAM 선택 가이드: HDE vs HSE, HVT vs RVT
RTL 코딩이 끝나고 기능 검증(Simulation)까지 마쳤다면, 이제 설계는 물리적인 세계(Physical…
-
[SRAM 2편] 실전 SRAM Verilog! FPGA vs ASIC 차이점 분석
지난 1편에서 SRAM의 포트 구조와 기본 개념을 다뤘다면, 이번에는 ‘실전…
-
[SRAM 1편] SRAM의 기본 개념과 Port 구성 정리 (Single, Simple, True Dual)
디지털 회로 설계(Digital Design)에서 로직(Logic)만큼이나 중요한 것이 바로 데이터를 저장하는…
-
[RTL] Fan-in과 Fan-out: timing issue의 숨겨진 주범과 해결책
RTL 설계를 하다 보면 기능적으로는 완벽한데, 합성(Synthesis)이나 P&R 단계에서 Timing…
-
[RTL] Low Power RTL 설계 기법 (Clock Gating)
최신 모바일 기기와 IoT 디바이스에서 가장 중요한 spec은 무엇일까요? 성능도…
