ASIC - RTLearner

RTL 엔지니어

[SRAM 3편] ASIC 설계자의 SRAM 선택 가이드: HDE vs HSE, HVT vs RVT

RTL 코딩이 끝나고 기능 검증(Simulation)까지 마쳤다면, 이제 설계는 물리적인 세계(Physical…
RTL 엔지니어

[SRAM 2편] 실전 SRAM Verilog! FPGA vs ASIC 차이점 분석

지난 1편에서 SRAM의 포트 구조와 기본 개념을 다뤘다면, 이번에는 ‘실전…
RTL 엔지니어

[SRAM 1편] SRAM의 기본 개념과 Port 구성 정리 (Single, Simple, True Dual)

디지털 회로 설계(Digital Design)에서 로직(Logic)만큼이나 중요한 것이 바로 데이터를 저장하는…
Verilog

[Verilog] 비동기 신호 처리: CDC와 Metastability

지난 포스팅에서 UART Rx 모듈을 설계하면서, 외부에서 들어오는 비동기 신호(Rx)를…