AI Architecture 2. 활성화 함수의 비용: ReLU vs Sigmoid
지난 포스팅에서 우리는 인공 뉴런의 핵심인 MAC(Multiply-Accumulate) 연산이 하드웨어, 특히…
-
-
AI Architecture 1. 인공 뉴런의 해부: silicon에서 Y=WX+B 구현
AI 딥러닝을 처음 공부할 때, 우리는 가장 먼저 퍼셉트론(Perceptron), 즉…
-
[Verilog] RTL 설계: Glitch-free Clock Mux
저전력 설계가 중요해지면서, 칩이 바쁠 때는 고속 클럭(PLL)을 쓰고, 대기…
-
[Verilog] Reusable RTL을 위한 Parameter와 Generate 정복하기
RTL 설계를 하다 보면 비슷한 기능을 하는데 비트 폭(Bit Width)만…
-
[Verilog] FSM(유한 상태 머신) RTL 설계의 정석
모든 디지털 시스템은 크게 데이터를 처리하는 Data Path와 이를 지휘하는…
-
[RTL] RTL 산술 연산: 비트 확장, 포화 연산, 그리고 반올림
RTL 설계를 하다 보면 wire [7:0] a, b, c를 선언해…
