[RTL] Multi-Vt와 doping: 같은 gate인데 속도가 다른 이유
RTL 엔지니어가 합성(Synthesis) 결과를 분석하다 보면, 똑같은 AND2 게이트인데 이름이…
-
-
[반도체 계측] 보이지 않는 막의 두께를 재는 법: Ellipsometry와 Alpha step
반도체 칩을 만들 때 우리는 “5nm의 HfO2를 증착했다”고 말합니다. 하지만…
-
AI Architecture 15. Systolic Array의 핵심
현대 컴퓨팅의 시초인 폰 노이만 구조는 연산 장치(CPU)와 저장 장치(Memory)가…
-
AI Architecture 14. Dataflow Taxonomy: TPU vs Output Stationary vs Row Stationary
이전 포스팅에서 우리는 메모리 대역폭(Bandwidth)이 성능의 주요 병목이 될 수…
-
AI Architecture 13. Roofline Model 분석
앞선 포스팅에서 우리는 딥러닝 모델 성능 저하의 두 가지 주된…
-
AI Architecture 12. Skip Connection: ResNet과 Bottlenecks
지난 MLP와 메모리 장벽에서 우리는 메모리 대역폭이 시스템 성능을 제한하는…
