Skip to content
rtlearner 로고 파일

RTLearner

비전공자의 RTL 엔지니어 성장기

  • Home
  • Blog
  • About
rtlearner 로고 파일
RTLearner
비전공자의 RTL 엔지니어 성장기
  • RRAM Research

    RRAM에 대하여 – 6 필라멘트의 재료: OxRAM vs CBRAM

    지금까지 우리는 “전압을 걸면 필라멘트가 형성된다”라고 뭉뚱그려 이야기했습니다. 하지만 “그…

  • ASIC SRAM VS FPGA SRAM
    RTL engineer

    [SRAM 2편] 실전 SRAM Verilog! FPGA vs ASIC 차이점 분석

    지난 1편에서 SRAM의 포트 구조와 기본 개념을 다뤘다면, 이번에는 ‘실전…

  • RRAM 측정 회로
    RRAM Research

    RRAM에 대하여 – 5 Pulse 측정과 임피던스 매칭

    많은 RRAM 연구자들이 겪는 미스터리가 있습니다. “DC Sweep으로 측정했을 때는…

  • FPGA

    [FPGA] Timing Violation 해결: False Path와 Multicycle Path

    Vivado에서 Implementation을 돌렸는데, WNS (Worst Negative Slack)가 음수로 Design Timing…

  • SRAM port 설명
    RTL engineer

    [SRAM 1편] SRAM의 기본 개념과 Port 구성 정리 (Single, Simple, True Dual)

    디지털 회로 설계(Digital Design)에서 로직(Logic)만큼이나 중요한 것이 바로 데이터를 저장하는…

  • Forming voltage
    RRAM Research

    RRAM에 대하여 – 4 Forming과 Compliance Current

    RRAM 연구원들이 가장 많이 하는 실수는 무엇일까요? 공정을 잘못하는 것?…

Page navigation

Previous PagePrevious 1 2 3 4 … 11 Next PageNext

Search

Category

  • RTL engineer
    • FPGA
    • Verilog
  • Semiconductor process
  • RRAM Research
  • Python

사이트 메뉴

  • Home
  • Blog
  • About

카테고리

  • RTL engineer
  • Semiconductor process

사이트 정보

  • 개인정보처리방침
  • 이용약관

Copyright © 2025 RTLearner.

Scroll to top
  • Home
  • Blog
  • About
Korean
English