반도체 8대 공정 overview
반도체를 만들려면 여러 과정을 거쳐야 합니다. 크게 8가지 단계가 있는데요,…
-
-
[Verilog] Simulation 환경 세팅 (EDA playground, Icarus verilog)
이 글에서는 HDL 중 하나인 베릴로그(verilog)의 개요와 simulation 방법에 대해…
-
[LIN] 3 IP 검증(verification)
몇 달에 걸쳐 진행된 LIN controller IP RTL 설계가 끝나서…
-
[LIN] 2 Schedule table 설명
LIN은 overload를 막기 위해 schedule table을 통해 모든 통신을 진행합니다….
-
[FPGA] VIO 사용 가이드, pin test
VIO를 사용한 FPGA test의 필요성 FPGA 검증에는 변수도 많고 여러…
-
[FPGA] Block memory 모듈 설정 및 사용 가이드
FPGA 합성 시에는 clock wiz(DCM)와 마찬가지로 memory도 vivado에서 block memory로…
