AI Architecture 16. 메모리 계층 구조(Memory Hierarchy): 데이터 이동 비용 최소화 전략
지난 포스팅(Systolic Array)에서 우리는 수만 개의 연산기(PE)가 맞물려 돌아가는 강력한…
-
-
FPGA 실전 설계 – SAIF 파일로 전력 소모량 찾기
저전력 AI 반도체 스타트업에서 NPU를 설계하다 보면, “최소한의 전력으로 최고의…
-
FPGA 하드웨어 최적화 – 실수 연산을 정수 연산으로
저전력 AI 반도체 스타트업에서 NPU(Neural Processing Unit) 아키텍처를 설계하며 가장…
-
Vivado 트러블슈팅 – Pruning 방지와 Tool Crash 해결법
저전력 AI 반도체용 NPU를 설계하다 보면 RTL 코딩보다 툴(Tool)과 싸우는…
-
FPGA 실전 설계 – BRAM 초기화 가이드
저전력 AI 반도체 아키텍처를 FPGA에 올리기 위해 가장 먼저 마주하는…
-
[RTL] Multi-Vt와 doping: 같은 gate인데 속도가 다른 이유
RTL 엔지니어가 합성(Synthesis) 결과를 분석하다 보면, 똑같은 AND2 게이트인데 이름이…
