Skip to content
rtlearner 로고 파일

RTLearner

비전공자의 RTL 엔지니어 성장기

  • Home
  • Blog
  • About
rtlearner 로고 파일
RTLearner
비전공자의 RTL 엔지니어 성장기
  • Systolic data flow
    NPU design & Optimization

    AI Architecture 15. Systolic Array의 핵심

    현대 컴퓨팅의 시초인 폰 노이만 구조는 연산 장치(CPU)와 저장 장치(Memory)가…

  • Dataflow comparison
    NPU design & Optimization

    AI Architecture 14. Dataflow Taxonomy: TPU vs Output Stationary vs Row Stationary

    이전 포스팅에서 우리는 메모리 대역폭(Bandwidth)이 성능의 주요 병목이 될 수…

  • Ridge Point
    AI & HW Fundamentals

    AI Architecture 13. Roofline Model 분석

    앞선 포스팅에서 우리는 딥러닝 모델 성능 저하의 두 가지 주된…

  • Skip connection
    AI & HW Fundamentals

    AI Architecture 12. Skip Connection: ResNet과 Bottlenecks

    지난 MLP와 메모리 장벽에서 우리는 메모리 대역폭이 시스템 성능을 제한하는…

  • AI & HW Fundamentals

    AI Architecture 11. Depthwise Separable Conv: MobileNet의 역설

    지난 Conv 연산의 3가지 매핑에서 우리는 일반적인 합성곱(Standard Convolution)을 하드웨어에서…

  • Zero Padding
    AI & HW Fundamentals

    AI Architecture 10. Padding과 Pooling의 하드웨어 이슈

    지난 Conv 연산의 3가지 매핑에서 우리는 합성곱(Convolution) 연산을 하드웨어에 최적화하기…

Page navigation

1 2 3 … 13 Next PageNext

Search

Category

  • RTL engineer
    • FPGA
    • Verilog
  • Semiconductor process
  • RRAM Research
  • AI Architecture
    • AI & HW Fundamentals
    • NPU design & Optimization

사이트 메뉴

  • Home
  • Blog
  • About

카테고리

  • RTL engineer
  • Semiconductor process

사이트 정보

  • 개인정보처리방침
  • 이용약관

Copyright © 2026 RTLearner.

Scroll to top
  • Home
  • Blog
  • About
Korean
English