Skip to content
rtlearner 로고 파일

RTLearner

비전공자의 RTL 엔지니어 성장기

  • Home
  • Blog
  • About
rtlearner 로고 파일
RTLearner
비전공자의 RTL 엔지니어 성장기
  • 글 설명 이미지, VIO 모듈
    FPGA

    [FPGA] VIO 사용 가이드, pin test

    VIO를 사용한 FPGA test의 필요성 FPGA 검증에는 변수도 많고 여러…

  • 글 설명 이미지, Block memory 설정
    FPGA

    [FPGA] Block memory 모듈 설정 및 사용 가이드

    FPGA 합성 시에는 clock wiz(DCM)와 마찬가지로 memory도 vivado에서 block memory로…

  • 글 설명 이미지, DCM 설명
    FPGA

    [FPGA] DCM 모듈 설정 및 사용 가이드

    DCM(digital clock manager)은 Vivado에서 생성할 수 있는 clock generator로 유저가 원하는 주파수의 클럭을 생성할 수 있습니다. 그러면 FPGA를 위한 clock generator는 어떻게 만드는 것인지 알아보겠습니다.

  • 글 설명 이미지, ILA 설명
    FPGA

    [FPGA] ILA 모듈 설정 및 사용 가이드

    ILA는 FPGA 합성 시 Vivado에서 만들어 넣을 수 있는 모니터링 모듈로서 원하는 신호를 모니터링하는 데 사용합니다. 그럼 어떻게 사용하는지 알아볼까요?

Page navigation

1 2 Next PageNext

Search

Category

  • RTL engineer
    • FPGA
    • Verilog
  • Semiconductor process
  • Python

사이트 메뉴

  • Home
  • Blog
  • About

카테고리

  • RTL engineer
  • Semiconductor process

사이트 정보

  • 개인정보처리방침
  • 이용약관

Copyright © 2025 RTLearner.

Scroll to top
  • Home
  • Blog
  • About