[FPGA] Timing Violation 해결: False Path와 Multicycle Path
Vivado에서 Implementation을 돌렸는데, WNS (Worst Negative Slack)가 음수로 Design Timing…
-
-
[FPGA] VIO 사용 가이드, pin test
VIO를 사용한 FPGA test의 필요성 FPGA 검증에는 변수도 많고 여러…
-
[FPGA] Block memory 모듈 설정 및 사용 가이드
FPGA 합성 시에는 clock wiz(DCM)와 마찬가지로 memory도 vivado에서 block memory로…
-
[FPGA] DCM 모듈 설정 및 사용 가이드
DCM(digital clock manager)은 Vivado에서 생성할 수 있는 clock generator로 유저가 원하는 주파수의 클럭을 생성할 수 있습니다. 그러면 FPGA를 위한 clock generator는 어떻게 만드는 것인지 알아보겠습니다.
-
[FPGA] ILA 모듈 설정 및 사용 가이드
ILA는 FPGA 합성 시 Vivado에서 만들어 넣을 수 있는 모니터링 모듈로서 원하는 신호를 모니터링하는 데 사용합니다. 그럼 어떻게 사용하는지 알아볼까요?
-
[FPGA] xdc 설정 방법 및 기타 에러 해결
RTL 설계를 하고 FGPA 검증을 하기 위해 bit 파일을 생성하기 위해서는 xdc 파일을 만들어야 합니다. 이 글에서는 xdc 작성하는 방법에 대해 알아보겠습니다.
