[FPGA] VIO 사용 가이드, pin test
VIO를 사용한 FPGA test의 필요성 FPGA 검증에는 변수도 많고 여러…
VIO를 사용한 FPGA test의 필요성 FPGA 검증에는 변수도 많고 여러…
FPGA 합성 시에는 clock wiz(DCM)와 마찬가지로 memory도 vivado에서 block memory로…
DCM(digital clock manager)은 Vivado에서 생성할 수 있는 clock generator로 유저가 원하는 주파수의 클럭을 생성할 수 있습니다. 그러면 FPGA를 위한 clock generator는 어떻게 만드는 것인지 알아보겠습니다.
ILA는 FPGA 합성 시 Vivado에서 만들어 넣을 수 있는 모니터링 모듈로서 원하는 신호를 모니터링하는 데 사용합니다. 그럼 어떻게 사용하는지 알아볼까요?