![[RTL] Register Slice의 3가지 선택지](data:image/svg+xml;base64,PHN2ZyB4bWxucz0iaHR0cDovL3d3dy53My5vcmcvMjAwMC9zdmciIHZpZXdCb3g9IjAgMCA1ODkgMTA2IiB3aWR0aD0iNTg5IiBoZWlnaHQ9IjEwNiIgYnYtaW1nLXVybD0iaHR0cHM6Ly9ydGxlYXJuZXIuY29tL3dwLWNvbnRlbnQvdXBsb2Fkcy9hbF9vcHRfY29udGVudC9JTUFHRS9ydGxlYXJuZXIuY29tL3dwLWNvbnRlbnQvdXBsb2Fkcy8yMDI2LzA5L2ltYWdlLmpwZy5idi53ZWJwIiBidi1yZXNpemVkLWluZm9zPSJZblpmY21WemFYcGxaRjl0YjJKcGJHVXVhbkJuT2pRNE1DbzROanRpZGw5eVpYTnBlbVZrWDJsd1lXUXVhbkJuT2pVNE9Tb3hNRFk3WW5aZmNtVnphWHBsWkY5a1pYTnJkRzl3TG1wd1p6bzFPRGtxTVRBMiI+PC9zdmc+)
[RTL] Register Slice의 3가지 선택지
Timing Report에 빨간불이 들어오면 당장 레지스터를 하나 더 넣어서 경로를…
-
-
[Verilog] RTL 설계: Glitch-free Clock Mux
저전력 설계가 중요해지면서, 칩이 바쁠 때는 고속 클럭(PLL)을 쓰고, 대기…
-
[Verilog] Reusable RTL을 위한 Parameter와 Generate 정복하기
RTL 설계를 하다 보면 비슷한 기능을 하는데 비트 폭(Bit Width)만…
-
[Verilog] FSM(유한 상태 머신) RTL 설계의 정석
모든 디지털 시스템은 크게 데이터를 처리하는 Data Path와 이를 지휘하는…
-
[RTL] RTL 산술 연산: 비트 확장, 포화 연산, 그리고 반올림
RTL 설계를 하다 보면 wire [7:0] a, b, c를 선언해…
-
[RTL] Fan-in과 Fan-out: timing issue의 숨겨진 주범과 해결책
RTL 설계를 하다 보면 기능적으로는 완벽한데, 합성(Synthesis)이나 P&R 단계에서 Timing…
