[Verilog] RTL 설계: Glitch-free Clock Mux
저전력 설계가 중요해지면서, 칩이 바쁠 때는 고속 클럭(PLL)을 쓰고, 대기…
-
-
[Verilog] Reusable RTL을 위한 Parameter와 Generate 정복하기
RTL 설계를 하다 보면 비슷한 기능을 하는데 비트 폭(Bit Width)만…
-
[Verilog] FSM(유한 상태 머신) RTL 설계의 정석
모든 디지털 시스템은 크게 데이터를 처리하는 Data Path와 이를 지휘하는…
-
[RTL] RTL 산술 연산: 비트 확장, 포화 연산, 그리고 반올림
RTL 설계를 하다 보면 wire [7:0] a, b, c를 선언해…
-
[RTL] Fan-in과 Fan-out: timing issue의 숨겨진 주범과 해결책
RTL 설계를 하다 보면 기능적으로는 완벽한데, 합성(Synthesis)이나 P&R 단계에서 Timing…
-
[RTL] Low Power RTL 설계 기법 (Clock Gating)
최신 모바일 기기와 IoT 디바이스에서 가장 중요한 spec은 무엇일까요? 성능도…
