[RTL] Multi-Vt와 doping: 같은 gate인데 속도가 다른 이유
RTL 엔지니어가 합성(Synthesis) 결과를 분석하다 보면, 똑같은 AND2 게이트인데 이름이…
-
-
[반도체 계측] 보이지 않는 막의 두께를 재는 법: Ellipsometry와 Alpha step
반도체 칩을 만들 때 우리는 “5nm의 HfO2를 증착했다”고 말합니다. 하지만…
-
[RTL] 공정 산포(Process Variation)와 Setup/Hold Time의 상관관계
RTL 엔지니어로서 합성을 돌리거나 STA(Static Timing Analysis)를 하다 보면 PVT…
-
[반도체 공정] 세정 공정 (Cleaning)
원래는 증착(Deposition)에 대해 쓰려고 했는데 세정공정에 대한 글을 먼저 쓰기로…
-
[반도체 공정] 도핑 공정 (Doping)
반도체인 Si는 부도체에 가까운 특성을 가집니다. 그래서 전기적 특성을 가지게…
-
[반도체 공정] 증착 공정 (Deposition)
박막 공정이라고도 하는 증착 공정(Deposition)은 웨이퍼 위에 얇고 균일한 박막(1㎛…
