RTL 코딩이 끝나고 기능 검증(Simulation)까지 마쳤다면, 이제 설계는 물리적인 세계(Physical Design)로 넘어갑니다. 이때 백엔드(Back-end) 엔지니어나 파운드리 업체는 설계자에게 이런 질문을 던집니다.
“SRAM 종류는 뭘로 하실 건가요? HDE로 갈까요, HSE로 갈까요? VT는요?”
만약 이 질문에 “그냥 용량 맞는 거 아무거나 써주세요”라고 답한다면, 칩의 면적이 불필요하게 커지거나(비용 증가), 배터리가 순식간에 닳아버리는(전력 소모) 참사가 벌어질 수 있습니다.
이번 글에서는 ASIC 메모리의 물리적 종류인 밀도(Density) Type과 전압(Threshold Voltage) Type을 분석하고, 상황에 맞는 최적의 메모리를 선택하는 PPA 전략을 알아보겠습니다.
1. SRAM도 ‘용도’에 따라 골라 쓴다
FPGA는 칩 안에 이미 박혀있는 BRAM을 쓰기 때문에 선택권이 없지만, ASIC은 파운드리(TSMC, Samsung, GF 등)가 제공하는 Memory Compiler를 통해 수천 가지 조합의 메모리를 생성할 수 있습니다.
선택의 기준은 항상 PPA (Power, Performance, Area)의 트레이드오프(Trade-off)입니다. 하나를 얻으면 반드시 하나를 잃게 되는 이 등가교환의 법칙을 이해해야 합니다.
2. 면적 vs 속도: Bitcell Type의 선택 (HDE vs HSE)
가장 먼저 결정해야 할 것은 “얼마나 작게 만들 것인가(면적)” 와 “얼마나 빠르게 할 것인가(속도)”입니다. 이는 데이터를 저장하는 최소 단위인 Bitcell(비트셀)의 크기에 따라 결정됩니다.
① HDE (High Density Effect / High Density)
이름 그대로 고밀도 SRAM입니다. 면적을 최우선으로 줄이기 위해 설계되었습니다.
- 특징: 비트셀의 크기가 가장 작습니다. 트랜지스터를 오밀조밀하게 배치합니다.
- 장점: 칩 면적(Area)을 최소화할 수 있어 칩 단가 절감에 유리합니다.
- 단점: 트랜지스터가 작고 배선이 얇아 전류 구동 능력이 떨어집니다. 즉, 속도가 느립니다.
- 추천 용도: 속도가 중요하지 않은 대용량 버퍼, FIFO, 단순 데이터 저장용. (대부분의 SoC에서 기본으로 사용)
② HSE (High Speed Effect / High Performance)
속도를 위해 태어난 녀석입니다. 어떤 파운드리에서는 SP(Single Port) 또는 HP(High Performance)라고도 부릅니다.
- 특징: HDE 대비 비트셀 크기가 큽니다. 더 굵은 배선과 큰 트랜지스터를 사용합니다.
- 장점: 동작 속도가 매우 빠릅니다. (Access Time이 짧음)
- 단점: 면적을 많이 차지하고, 누설 전력(Leakage)이 HDE보다 큰 편입니다.
- 추천 용도: CPU의 L1/L2 캐시(Cache), 타이밍이 매우 빡빡한 Critical Path, 고속 네트워크 패킷 처리.
요약: “일단 HDE로 설계를 시작하고, 타이밍 에러(Setup Violation)가 죽어도 안 잡히는 곳에만 HSE로 교체한다.” 이것이 정석입니다.
3. 전력 vs 속도: Threshold Voltage (VT)의 선택
비트셀 타입을 골랐다면, 다음은 트랜지스터의 문턱 전압(Threshold Voltage, VT) 옵션을 골라야 합니다. 이는 칩의 전력 소모(특히 Leakage Power)와 직결됩니다.
① HVT (High VT) – “무거운 수도꼭지”
- 특징: 문턱 전압이 높습니다. 즉, 트랜지스터를 켜려면 전압을 세게 걸어야 합니다. 평소에 잘 안 켜지려고 합니다.
- 장점: 꺼져 있을 때 새는 물(전류)이 거의 없습니다. Leakage Power(누설 전력)가 가장 적습니다. 배터리 오래가는 칩을 만들 때 필수입니다.
- 단점: 켜지는 데 시간이 오래 걸립니다. 동작 속도가 느립니다.
- 용도: Always-on 블록, 모바일 기기, IoT 센서.
② RVT / LVT (Regular / Low VT) – “가벼운 수도꼭지”
- 특징: 문턱 전압이 낮습니다. 살짝만 건드려도 트랜지스터가 확 켜집니다.
- 장점: 스위칭 속도가 매우 빠릅니다. High Performance 달성이 가능합니다.
- 단점: 수도꼭지가 헐거워서 잠가놔도 물이 줄줄 샙니다. Leakage Power가 엄청납니다. 칩이 뜨거워집니다(발열 이슈).
- 용도: GHz 단위로 동작하는 CPU 코어, 고속 연산기.
4. 실전 조합 가이드 (Case Study)
그렇다면 실무에서는 이 옵션들을 어떻게 조합할까요? 파운드리 라이브러리 이름(예: SP_HDE_HVT_...)을 보면 조합을 알 수 있습니다.
| 시나리오 | 추천 조합 | 이유 |
| 일반적인 SoC 설계 | HDE + RVT | 면적도 적당하고 속도도 적당한 ‘국밥’ 같은 조합. 가장 많이 쓰임. |
| 저전력 IoT / 모바일 | HDE + HVT | 속도는 느려도 되니, 배터리를 위해 누설 전력을 극한으로 줄임. |
| 고성능 AI 가속기 | HDE + LVT | 데이터 양이 많아 면적(HDE)은 아껴야 하지만, 연산 속도(LVT)는 빨라야 함. |
| CPU L1 Cache | HSE + LVT | 면적과 전력을 희생해서라도 최고의 속도를 뽑아냄. |
5. 결론: 스펙(Spec)을 읽는 엔지니어가 되자
주니어 엔지니어 시절에는 “SRAM은 그냥 데이터 저장하는 방”이라고만 생각하기 쉽습니다. 하지만 시니어 레벨로 갈수록 “어떤 SRAM을 골라야 우리 칩의 발열을 잡고 면적을 줄일 수 있을까?”를 고민해야 합니다.
여러분이 작성한 RTL 코드가 SP_HDE_HVT로 합성될지, SP_HSE_LVT로 합성될지에 따라 최종 칩의 운명은 완전히 달라집니다.
지금 바로 여러분이 사용하는 파운드리 라이브러리의 매뉴얼(Datasheet)을 열어보세요. 그곳에 적힌 Leakage Power와 Access Time 숫자를 비교해보는 것, 그것이 바로 진정한 ASIC 엔지니어로 가는 첫걸음입니다.
참고: wikichip
