Verilog - RTLearner

Verilog

[Verilog] UART RTL design 3

이 글로 UART RTL design을 마무리하겠습니다. 관련 글 ✅[Verilog] Simulation…
Verilog

[Verilog] UART RTL design 2

이전 글에 이어서 UART RTL design을 계속해 보겠습니다. 관련 글…
Verilog

[Verilog] UART RTL design 1

이번에는 간단한 통신 IP인 UART(Universal Asynchronous Receiver/Transmitter)를 설계해보겠습니다. 관련 글…
Verilog

[Verilog] Timer RTL design

이번에는 APB interface와 counter를 이용해서 간단한 Timer를 설계해 보겠습니다. 이전…