Verilog - RTLearner

Verilog

[Verilog] Reusable RTL을 위한 Parameter와 Generate 정복하기

RTL 설계를 하다 보면 비슷한 기능을 하는데 비트 폭(Bit Width)만…

Verilog

모든 디지털 시스템은 크게 데이터를 처리하는 Data Path와 이를 지휘하는…

Verilog

RTL 설계를 하다 보면 wire [7:0] a, b, c를 선언해…

Verilog

지난 포스팅에서 UART Rx 모듈을 설계하면서, 외부에서 들어오는 비동기 신호(Rx)를…

Verilog

Verilog에서는 모듈 간 통신을 위해 port를 wire로 연결했습니다. System Verilog에서는…

Verilog

관련 글 ✅[System Verilog] Overview – 1 introduction, data type…