Skip to content
rtlearner 로고 파일

RTLearner

The story of a non-major becoming an RTL engineer

  • Home
  • Blog
  • About
rtlearner 로고 파일
RTLearner
The story of a non-major becoming an RTL engineer
  • 같은 사이클에 썼어도 두 FIFO의 empty가 다른 사이클에 풀리는 모습
    Project

    [RTL] 나란히 가는 async FIFO 두 개, 왜 하나로 합쳤나

    async FIFO는 클록 도메인을 넘는 데이터 경로의 정석입니다. 한 번…

  • 블록, wrapper, SoC 사이의 클록 도메인 경계
    Project

    [RTL] 블록 담당에서 SoC 통합으로: wrapper를 만들며 배운 것들

    블록 하나를 설계하고 검증까지 마치면 꽤 큰 산을 넘었다고 생각했습니다….

  • Project

    [RTL] 처음 ECO를 맡았을 때 알았으면 좋았을 것들

    RTL freeze가 끝나면 RTL 엔지니어의 일도 거의 끝났다고 생각했습니다. 합성과…

Search

Category

  • RTL engineer
    • FPGA
    • Verilog
    • Project
  • Semiconductor process
  • RRAM Research
  • AI Architecture
    • AI & HW Fundamentals

Sitemap

  • Home
  • Blog
  • About

Category

  • RTL engineer
  • Semiconductor process

Information

  • Privacy policy
  • Terms of Use

Copyright © 2026 RTLearner.

Scroll to top
  • Home
  • Blog
  • About
English
Korean