AI Architecture 16. 메모리 계층 구조(Memory Hierarchy): 데이터 이동 비용 최소화 전략
지난 포스팅(Systolic Array)에서 우리는 수만 개의 연산기(PE)가 맞물려 돌아가는 강력한…
-
-
AI Architecture 15. Systolic Array의 핵심
현대 컴퓨팅의 시초인 폰 노이만 구조는 연산 장치(CPU)와 저장 장치(Memory)가…
-
AI Architecture 14. Dataflow Taxonomy: TPU vs Output Stationary vs Row Stationary
이전 포스팅에서 우리는 메모리 대역폭(Bandwidth)이 성능의 주요 병목이 될 수…
-
AI Architecture 13. Roofline Model 분석
앞선 포스팅에서 우리는 딥러닝 모델 성능 저하의 두 가지 주된…
-
AI Architecture 12. Skip Connection: ResNet과 Bottlenecks
지난 MLP와 메모리 장벽에서 우리는 메모리 대역폭이 시스템 성능을 제한하는…
-
AI Architecture 11. Depthwise Separable Conv: MobileNet의 역설
지난 Conv 연산의 3가지 매핑에서 우리는 일반적인 합성곱(Standard Convolution)을 하드웨어에서…
